このAIチップ新興企業が1.35億ドルを調達、ボトルネックは計算能力ではなくメモリにあると賭ける

AI業界全体がより強力なGPUとより大規模な計算クラスターを狂ったように追い求めている中、韓国発のチップ新興企業が全く異なる判断を打ち出した：AIの真のボトルネックは計算ではなく、メモリにあるというのだ。XCENAと名付けられたこの会社は、三星ベンチャーズ、SKハイニックス、複数のシリコンバレートップVCを含む投資家から1.35億ドルのシリーズB資金調達を完了したばかりだ。この資金調達は韓国のチップ設計分野における資金調達記録を更新しただけでなく、AIインフラの基盤ボトルネックに対する業界のコンセンサスが体系的に変化しつつあることを示している。

メモリの壁：見過ごされてきた計算能力のキラー

周知の通り、過去10年間でGPUの計算能力はムーアの法則の余韻に従って急速に成長してきたが、メモリ帯域幅の向上ははるかに遅れている。NVIDIAの最新Blackwellアーキテクチャ GPUを例にとると、その浮動小数点演算能力はすでに20PFLOPSを突破しているが、メモリ帯域幅はわずか約4TB/s——これはGPUが何千回もデータがメモリから計算ユニットへ運ばれるのを待つ必要があることを意味する。この現象は業界で「メモリの壁」（Memory Wall）と呼ばれている。大規模AI推論およびトレーニングタスク、特に超長コンテキストウィンドウのLLMモデルにとって、メモリ帯域幅と容量はすでにスループットの実際の制約要因となっている。

XCENAの創業者兼CEOであるKim Jae-hyun氏は、同社の公式ブログで率直に語った：「皆がH100が何枚必要かを議論している時、私たちはサーバー内の電力の70%が真の計算ではなく、データの行き来する搬送に消費されているのを目にしている。これは巨大な無駄だ」。同社の技術ロードマップが狙うのはまさにこの痛点である：革新的な近メモリ計算（Near-Memory Computing）アーキテクチャを通じて、メモリコントローラーと計算コアを同一パッケージまたは同一シリコンインターポーザー上に集積し、物理的距離を大幅に短縮することで、データ移動の遅延を5〜10倍低減し、同時に30%以上の電力消費を節約する。

編集者注：近メモリ計算は全く新しい概念ではない。早くも2017年に、三星はHBM2スタックメモリとロジックチップの集積ソリューションを示していたが、設計の複雑さとコストに制約され、主流のAIチップでの普及には至らなかった。XCENAの差別化要因は、自社開発の「Memory-Aware Neural Engine」が演算子のデータ再利用パターンを自動的に識別し、データマッピング戦略を動的に調整できる点にある。同社の内部テストによれば、GPT-4規模の推論タスクにおいて、従来のGPUソリューションと比較して、同チップはメモリ使用量を40%削減し、レイテンシを60%削減できる。

資金調達の裏にある技術的賭け

今回の1.35億ドルの資金調達はSamsung Catalyst FundとSKハイニックス傘下の投資プラットフォームが主導し、新規投資家にはシリコンバレーの著名なVCであるA16ZとイギリスのチップデザインカンパニーARMが含まれている。注目すべきは、投資家の中に世界最大手のメモリチップメーカー2社——三星とSKハイニックスが含まれていることだ。このシグナルは業界アナリストにより次のように解釈されている：メモリ大手が積極的にAIチップ設計の主導権を握ろうとしている、これによりAIバリューチェーンの中で長年「標準品」のみを提供する脇役の地位を変えようとしているのだ。

市場調査機関Counterpointは、2028年までに近メモリ／インメモリ計算関連チップの市場規模が300億ドルを超えると予測している。XCENAはこの資金を活用して、初の量産チップ「XC-1」のテープアウトと顧客検証を加速する計画だ。このチップはクラウドサイド推論シナリオ向けに設計され、PCIe 5.0インターフェースをサポートし、一部の中低端AI推論カードの代替を目指す。さらに、一部の資金はハイパースケールクラウドサービスプロバイダーとの共同テストラボの設立に使用される予定だ。

課題と懸念

見通しは魅力的だが、XCENAが直面する課題は軽視できない。まずエコシステムの互換性問題——既存のAIソフトウェアスタック（PyTorch、TensorFlowなど）の多くはGPUのCUDAエコシステム向けに最適化されており、近メモリ計算はカスタマイズされた演算子コンパイラを必要とする。XCENAは自社開発の「XCompiler」が主流モデルを自動変換できると主張しているが、実際の運用ではしばしば大量の手動チューニングが必要となる。次に、NVIDIAのCUDAという堀と比べて、新しいハードウェアアーキテクチャはどれもエコシステム移行の巨大な慣性に直面する必要がある。

業界観察：もしXCENAのビジョンが成立するなら、未来のAIデータセンターのアーキテクチャは根本的に再構築される可能性がある：もはや数万のGPUが高価なNVLinkで相互接続されるのではなく、大量の「メモリ強化型計算ノード」がより低コストで計算プールを構成するようになる。しかし、多くのチップ新興企業の宿命と同様、コンセプト実証から量産規模化へ、さらにクラウドベンダーに受け入れられるまでは、九死に一生を得る長い道のりである。

資金調達のニュースが発表された後、業界の反応は様々である。一部のアナリストは、近メモリ計算が最も得意とするシナリオはメモリ帯域幅制約型タスク（推薦システム、グラフニューラルネットワークなど）であるが、計算集約型の行列乗算（MLP層など）に対しては優位性が明確ではないと指摘している。とはいえ、AIモデルがマルチモーダルや超長コンテキストに向けて発展するにつれ、メモリのボトルネックはますます顕著になるだろう——これはXCENAおよび他のストレージ・計算統合プレイヤーに十分な時間的余裕を与えている。

本記事はTechCrunchより編訳