IBMが世界初のサブ1ナノメートルチップ技術突破を実現

ムーアの法則を突破するマイルストーン

2026年6月25日、IBMは年次技術フォーラムにおいて、研究者が世界初のサブ1ナノメートル（sub-1nm）チップ製造プロセスの開発に成功したと正式に発表した。この技術は垂直積層ナノシートトランジスタ（nanosheet）構造を採用し、ゲート長を0.9ナノメートル以下に縮小することで、現行の最先進3nmプロセスと比較してトランジスタ密度を約4倍向上させた。IBMは、この突破により同じサイズのチップにより多くの演算コアを搭載すること、あるいは消費電力を大幅に削減することが可能になると述べた。

ナノスタックトランジスタ：原理と革新

従来のチップ製造は平面トランジスタのサイズ縮小に依存してきたが、プロセスが5nm以下に突入するにつれ、量子トンネル効果と放熱問題がますます深刻化している。IBMの新しいアプローチは垂直積層ナノシートトランジスタ（IBMはこれを「ナノスタック」と呼ぶ）を採用し、複数のナノシートを上下に積み重ね、新型の高誘電率材料（high-k dielectric）と金属ゲート（metal gate）によって電流制御を最適化している。IBMのチーフサイエンティストMukesh Khareによると、この構造はリーク電流を効果的に低減しつつ、同じチップ面積内により多くのトランジスタを集積できるため、性能を30%向上させながら消費電力を40%削減できるという。

「私たちは単純にトランジスタを縮小しているのではなく、トランジスタのアーキテクチャを根本から変えています。ナノスタック技術は、AI、クラウドコンピューティング、量子コンピューティングなどのデータ集約型アプリケーションに対し、前例のないエネルギー効率比を提供します。」——IBMリサーチ ハイブリッドクラウド＆システム部門バイスプレジデント Mukesh Khare

業界背景と競争環境

現在、半導体業界は3nmから2nmへの移行という重要な段階にある。台湾積体電路製造（TSMC）は2027年に2nmプロセスの量産を計画しており、サムスン（Samsung）も3nm GAA（Gate-All-Around）技術の開発を急いでいる。IBMが今回発表したサブ1nm技術はまだ量産段階には達していないが、実験室レベルでの成功がムーアの法則を継続する実現可能性を証明した。注目すべきは、IBMが2021年にすでに2nmナノシート技術を披露しており、今回のサブ1nm技術はその長期的な基礎研究の結晶と見なせることだ。

サプライチェーンの観点からは、チップ製造が1nmノードを突破するたびに、リソグラフィ、エッチング、薄膜堆積装置の精度が世代を超えたアップグレードを必要とする。IBMが今回採用した手法は極端紫外線（EUV）リソグラフィと自己組織化技術（DSA）を組み合わせたものであり、ウェハパターニングの精度をサブナノメートルレベルに到達させた。ただし、業界専門家は、実験室から量産までには通常5〜8年を要し、歩留まりの向上とコスト管理が大きな課題になると指摘している。IBMは現在、主に技術ライセンスとパートナー企業（サムスン、インテルなど）との協力を通じて商業化を推進しており、自社では大規模なチップ製造を行っていない。

編集後記：サブ1ナノメートルは終着点か、新たな出発点か？

ムーアの法則は半世紀以上にわたってチップ産業を牽引し続けてきたが、5nm以下に突入してからは、単純なサイズ縮小の経済合理性が徐々に低下している。IBMのサブ1nm技術は、材料革新と三次元アーキテクチャによって、ムーアの法則が原子スケールでも延伸可能であることを証明した。しかし、この競争の真の勝者は実験室だけで決まるのではなく、量産において性能・コスト・歩留まりのバランスをいかに取れるかにかかっている。AIの大規模モデル訓練や自動運転チップなど、演算能力を極めて必要とする分野にとって、サブ1nmノードは一つのパッケージ内に兆単位のトランジスタを集積できることを意味し、汎用人工知能（AGI）のハードウェア基盤を整える道を開くものだ。IBMが強調するように、この技術はチップ製造における一つの飛躍であるのみならず、「ポスト・ムーア時代」におけるヘテロジニアスコンピューティング融合の重要なピースでもある。

本記事はArs Technicaより編訳